Cadence是一款高速电路板设计与仿真软件，由SDA Systems和ECAD两家公司于1988年兼并而成。产品涵盖了电子设计的整个流程，包括系统级设计，功能验证，IC综合及布局布线，模拟、混合信号及射频IC设计，全定制集成电路设计，IC物理验证，PCB设计和硬件仿真建模等。 Cadence Allegro系统互连平台能够跨集成电路、封装和PCB协同设计高性能互连。应用平台的协同设计方法，工程师可以迅速优化I/O缓冲器之间和跨集成电路、封装和PCB的系统互联。

Cadence Allegro教程

1.设计产品背景：产品为一平板电脑MID，原来为6层，现改为4层，板上有2颗DDR3颗粒，要做阻抗和等长；有DDR3 ,SATA2，USB,HDMI等高速信号.

2.设计难点

1.BGA出线难：单板原来是6层，有的信号线是走在内层，现在改为4层，所有的信号线都要在表底层走出，表层只能够出2排线，BGA深度有5排，也就是说底层要出3排线，

一般BGA的表底层都是只能出2排线（BGA内部线要直直出来，尽量不要绕线出来），这里就要用到合理的打孔技巧，不然有的信号线就不能够从BGA内部出来，”死”在BGA内部，那PCB板子是设计不出来的。

---表层出线

底层出线

注意到没有，这里的fanout是交错开来，原来2个过孔间只能过一根线，现在打孔交错开来，间距就变为根号2 倍，就是原来的1.4倍，这样就可以出2根线了，通过这种方法可以出更多的线..

2.DDR3高速处理：对于DDR高速信号线处理要非常仔细，等长，过孔数量相等，参考平面完整，这些都是要注意的地方

注意到上图DDR的同组信号在打孔换层处都是集中打孔，这样可以减少由于过孔产生的阻抗不连续，高频效应等

DDR底下的参考平面要尽量的完整,底下电源为1.5V的电源层，注意信号线不要离分割线太近，大于20MIL比较好

3.其他高速信号线处理：按照一般严格设计